Analiza konstrukcji procesora Kirin 9030 Pro ujawnia nową strategię Chin w zakresie produkcji zaawansowanych układów scalonych

Procesor Kirin 9030 Pro zasila najnowsze modele Huawei: Mate 80 Pro oraz Mate 80 Pro Max. Jest on produkowany przez największą chińską firmę produkującą półprzewodniki, SMIC, w oparciu o najnowocześniejszy proces technologiczny N+3. Firma SemiAnalysis miała okazję poddać go analizie i przyjrzeć się jego budowie, co przyniosło zaskakujące wyniki. Procesor Kirin 9030 Pro charakteryzuje się minimalnym (M0) odstępem między metalowymi warstwami wynoszącym zaledwie 32,5 nm, czyli nieco mniejszym niż 36 nm występujące w procesorach Intel Panther Lake wykonanych w procesie 18A.

Odkrycie to wydaje się niezwykłe, ponieważ firma Intel produkuje swoje najnowsze układy przy użyciu litografii w zakresie ekstremalnego ultrafioletu (EUV), podczas gdy firma SMIC pozostaje pozbawiona dostępu do skanerów EUV firmy ASML z powodu wieloletnich ograniczeń eksportowych narzuconych przez Stany Zjednoczone i zamiast tego korzysta ze starszego sprzętu wykorzystującego głęboki ultrafiolet (DUV). Analiza konstrukcji pozwala nam zrozumieć, jak daleko chińscy producenci chipów posunęli się w wykorzystaniu dojrzałych technologii produkcyjnych dzięki coraz bardziej pomysłowym rozwiązaniom inżynieryjnym, a jednocześnie uwypukla ograniczenia związane z ocenianiem procesów półprzewodnikowych wyłącznie na podstawie jednego wskaźnika.

Czym dokładnie jest rozstaw metalowy?

Minimalny metal pitch układu scalonego jest często określany jako warstwa M0. Nowoczesne procesory zawierają liczne warstwy mikroskopijnych połączeń miedzianych, które łączą ze sobą miliardy tranzystorów. Metal pitch po prostu opisuje odległość dzielącą sąsiednie przewody. Im mniejszy staje się ten odstęp, tym więcej zasobów routingu (a co za tym idzie – więcej logiki) można zmieścić na tej samej powierzchni.

Firma SemiAnalysis zmierzyła, że najmniejsza warstwa trasowania w procesorze Kirin 9030 Pro wynosi 32,5 nm, w porównaniu z około 40 nm w procesorze MediaTek Helio G99 wyprodukowanym w procesie N6 firmy TSMC. W publikacji oszacowano, że proces N+3 firmy SMIC pozwala osiągnąć gęstość rzędu około 113 milionów tranzystorów na milimetr kwadratowy, nieznacznie przewyższając szacowaną gęstość procesu N6 firmy TSMC, wynoszącą 108 milionów tranzystorów na milimetr kwadratowy. Liczby te są imponujące, biorąc pod uwagę, że proces SMIC opiera się wyłącznie na litografii DUV, podczas gdy firma Intel stosuje litografię EUV.

W jaki sposób firma SMIC osiągnęła wyższą niż oczekiwano gęstość w technologii DUV

Najważniejsze pytanie brzmi: w jaki sposób firmie SMIC udało się osiągnąć gęstość na poziomie technologii EUV bez stosowania promieniowania EUV? Odpowiedź leży w złożoności procesu produkcyjnego. Zamiast bezpośredniego nanoszenia niezwykle drobnych elementów obwodów, firma SMIC w znacznym stopniu opiera się na technologii Self-Aligned Quadruple Patterning (SAQP) – zaawansowanej technice litograficznej, która skutecznie zwielokrotnia rozdzielczość starszego sprzętu DUV.

Proces rozpoczyna się od nadrukowania stosunkowo gruboziarnistego wzoru, a następnie osadzenia cienkich materiałów dystansowych wzdłuż jego krawędzi. Elementy dystansowe stają się wówczas nową maską, umożliwiającą definiowanie jeszcze węższych struktur. Wielokrotne powtarzanie tej procedury pozwala inżynierom tworzyć elementy znacznie mniejsze niż te, które można by uzyskać w wyniku pojedynczej ekspozycji.

Każdy dodatkowy etap litografii wymaga kolejnej maski, kolejnego etapu wyrównywania oraz stwarza kolejne ryzyko wystąpienia wad produkcyjnych. Większa liczba etapów procesu przekłada się bezpośrednio na wyższe koszty płytek, niższą wydajność i dłuższy czas produkcji. Firma SMIC skutecznie rekompensuje brak technologii EUV dzięki wytrwałości w procesie produkcyjnym, a nie dzięki zasadniczo lepszej litografii.

Gęstości nie osiąga się wyłącznie dzięki litografii

Pomijając pomysłowość litograficzną, firma SemiAnalysis przypisuje znaczną część wzrostu gęstości osiągniętego przez SMIC metodologii współoptymalizacji technologii projektowania (DTCO), która zakłada wspólny rozwój produkcji półprzewodników i architektury układów scalonych, zamiast traktowania ich jako niezależnych dyscyplin.

Zamiast polegać wyłącznie na mniejszych tranzystorach, inżynierowie optymalizują same standardowe komórki logiczne, zmniejszając obszary izolacyjne, zmieniając położenie styków, redukując żebra tranzystorów oraz reorganizując układy, aby uzyskać dodatkową oszczędność miejsca.

Zamiast przeznaczać większość powierzchni matrycy na rdzenie procesora, firma Huawei poświęca jej znaczną część na pamięć podręczną. Duże pamięci podręczne ograniczają kosztowne dostępy do zewnętrznej pamięci LPDDR5X, poprawiając opóźnienia przy jednoczesnym obniżeniu zużycia energii.

Wydajność półprzewodników zależy w równym stopniu od inteligentnego przepływu danych, co od miniaturyzacji tranzystorów, a procesor Kirin 9030 Pro stanowi dowód na to, że optymalizacja architektury stała się równie ważna jak sama technologia produkcji.

Wydajność pokazuje jednak zupełnie inny obraz

Niedociągnięcia procesora Kirin 9030 Pro, a co za tym idzie również firmy SMIC, stają się widoczne przy analizie rzeczywistej wydajności. Najnowszy flagowy procesor firmy Huawei osiąga wyniki mniej więcej na poziomie procesorów klasy premium dla systemu Android sprzed kilku lat, pomimo konkurencyjnej gęstości tranzystorów. Różnica w wydajności energetycznej jest jeszcze większa.

SemiAnalysis zauważa, że małe, wydajne rdzenie Apple’a mogą przewyższać wydajnością główny rdzeń procesora Huawei w niektórych obciążeniach całkowitoliczbowych, zużywając przy tym około jednego wata mocy, w porównaniu z około 4,5 wata w przypadku najwydajniejszego rdzenia Huawei. Podobnie architektura Taishan zapewnia wydajność porównywalną z procesorem Arm Cortex-X2 z 2021 roku, podczas gdy procesor Apple M1 z 2020 roku nadal osiąga znacznie wyższą liczbę instrukcji na takt przy podobnym zużyciu energii.

Kirin 9030 Pro ilustruje zatem istotną rzeczywistość współczesnego rozwoju półprzewodników: sama gęstość tranzystorów nie decyduje już o wiodącej pozycji.

Chiński przemysł półprzewodnikowy ma ambitne cele

Analiza konstrukcji układu ostatecznie ukazuje znacznie szerszy obraz niż jeden imponujący pomiar pod mikroskopem elektronowym. Kontrola eksportu niewątpliwie spowolniła chińskie ambicje w dziedzinie półprzewodników, ale zmusiła również firmy takie jak Huawei i SMIC do poszukiwania alternatywnych rozwiązań. Zamiast polegać wyłącznie na tradycyjnym zmniejszaniu rozmiarów węzłów technologicznych, obie firmy wydają się coraz bardziej skupiać na optymalizacji architektury.

Na początku tego roku He Tingbo z firmy Huawei przedstawił podczas Międzynarodowego Sympozjum IEEE poświęconego obwodom i systemom (ISCAS) koncepcję, którą firma nazywa „prawem skalowania Tau ”. Model ten zakłada, że kolejnym głównym czynnikiem napędzającym postęp w dziedzinie półprzewodników będzie zmniejszenie opóźnienia propagacji sygnału w całym układzie scalonym. Samo zmniejszanie rozmiarów tranzystorów stanowi jedynie jeden z elementów układanki.

Sercem tej strategii są technologie takie jak LogicFolding, która reorganizuje układy obwodów w celu skrócenia krytycznych ścieżek połączeń. Huawei twierdzi, że przyszłe procesory Kirin, które pojawią się na rynku jeszcze w tym roku (prawdopodobnie model Kirin 9040), będą pierwszymi komercyjnymi układami wykorzystującymi technologię LogicFolding. Firma uważa, że jej długoterminowy plan działania pozwoli ostatecznie osiągnąć gęstość tranzystorów porównywalną z technologiami produkcyjnymi klasy 14 angstremów (1,4 nm) około 2031 roku.

Chiny mogą nie pozostać na zawsze uzależnione od technologii DUV

Według najnowszego dochodzenia agencji Reuters chińscy naukowcy skonstruowali już działający prototyp litografu EUV po latach inżynierii odwrotnej zachodniej technologii. Prototyp ten, jak podano, wszedł do fazy testów na początku 2025 r. i jest w stanie generować promieniowanie EUV, choć nie wyprodukował jeszcze funkcjonalnych układów scalonych i nadal pozostaje w tyle za firmą ASML w kluczowych obszarach, takich jak optyka precyzyjna. Źródła cytowane przez agencję Reuters podają, że chiński rząd ma nadzieję rozpocząć produkcję chipów przy użyciu tego systemu około 2028 roku, jednak za bardziej realistyczny termin uznaje się rok 2030. Jeśli innowacje architektoniczne firmy Huawei ostatecznie połączą się z opracowaną w kraju litografią EUV, chiński plan rozwoju półprzewodników może wyglądać zupełnie inaczej pod koniec tej dekady.